什么是复杂可编程逻辑器件

复杂可编程逻辑器件CPLD是在八十年代中期，随着半导体元器件工艺的不断完善，用户对器件的集成度要求不断提高的形式下发展起来的产物。

复杂可编程逻辑器件（CPLD）的生产厂家众多，品种繁多、结构多样，但大多采用了以下两种结构。一种是基于乘积项的CPLD，这种CPLD的逻辑单元沿用了简单PLD（PAL、GAL等）的乘积项逻辑单元结构，目前大多CPLD都是属于这种类型。

复杂可编程逻辑器件CPLD对简单PLD 的结构和功能进行了扩展，CPLD具有更多的乘积项、更多的宏单元和更多的I/O端口。如ALTERA公司的多阵列矩阵MAX系列、FLASHLOGIC和经典系列，以及XILINX公司和LATTICE公司的CPLD产品均采用可编程乘积项结构。

CPLD中的逻辑块类似于一个小规模PLD，通常一个逻辑块包含4～20个宏单元，每个宏单元一般由乘积项阵列、乘积项分配和可编程寄存器构成。每个宏单元有多种配置方式，各宏单元也可级联使用， 因此可实现较复杂组合逻辑和时序逻辑功能。对集成度较高的CPLD，通常还提供了带片内RAM/ROM的嵌入阵列块。

可编程互连通道主要提供逻辑块、宏单元、输入/输出引脚间的互连网络。输入/输出块（I/O块）提供内部逻辑到器件I/O引脚之间的接口。

逻辑规模较大的CPLD一般还内带JTAG边界扫描测试电路，可对已编程的高密度可编程逻辑器件做全面彻底的系统测试，此外也可通过JTAG接口进行在系统编程。

由于集成工艺、集成规模和制造厂家的不同，各种CPLD分区结构、逻辑单元等也有较大的差别。